據外媒報道，印度電子與信息技術部部長 Rajeev Chandrasekhar 日前對外公布了“數字印度 RISC-V 處理器”(DIR-V)發展規劃，目標是基于開源 RISC-V 架構自主研發微處理器，并在 2023 年 12 月前實現流片。

　　Chandrasekhar 表示，DIR-V 計劃將整合研究機構與國內外企業資源，電子與信息技術部還將加入 RISC-V 基金會，將印度打造為 RISC-V 技術與產業的全球性高地。

　　報道顯示，印度機構目前正在開展 SHAKTI 和 VEGA 兩款 RISC-V 處理器設計，前者有望得到英特爾代工服務支持，以 22 納米工藝制造。

特別提醒：本網信息來自于互聯網，目的在于傳遞更多信息，并不代表本網贊同其觀點。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關內容。本站不承擔此類作品侵權行為的直接責任及連帶責任。如若本網有任何內容侵犯您的權益，請及時聯系我們，本站將會在24小時內處理完畢。