1月份，PCI-SIG組織正式發(fā)布了PCIe 6.0標(biāo)準(zhǔn)規(guī)范，帶寬繼續(xù)翻倍，x16單向可達(dá)128GB/s，而且升級了PAM4脈沖調(diào)幅信令、FEC前向糾錯機(jī)制、FLIT流量控制單元編碼，是歷代變化最大的一次。

　　此前，Rambus曾全球首個發(fā)布了完全符合PCIe 6.0的控制器，支持全部新特性。

　　現(xiàn)在，日本瑞薩電子又發(fā)布了全球首個PCIe 6.0標(biāo)準(zhǔn)的計時方案，包括11款時鐘緩沖器(clock buffer)、4款多路復(fù)用器(multiplexer)，以及時鐘發(fā)生器(clock generator)，為數(shù)據(jù)中心、云計算、網(wǎng)絡(luò)、高速工業(yè)應(yīng)用提供完整的產(chǎn)品線。

　　瑞薩稱，PCIe 6.0帶寬提升的同時，要求時鐘抖動(ClockJitter)不超過100fps RMS，而瑞薩的RC190xx系列時鐘緩沖器、RC192xx系列多路復(fù)用器時鐘抖動僅僅4fps RMS，等于幾乎沒有任何噪聲。

　　同時，輸入輸出延遲為1.4ns，輸出輸出偏差為35ps，電源電壓抑制比(PSRR) -80dB@100kHz，都可以保證充分的系統(tǒng)穩(wěn)定性，并支持?jǐn)嚯娙萑?PDT)、彈性啟動序列(FSS)，以確保一場系統(tǒng)狀態(tài)下的穩(wěn)定性。

　　此外，功耗也比前代產(chǎn)品降低了30%。

　　瑞薩的PCIe 6.0時鐘緩沖器可選4、8、13、16、20、24輸出，多路復(fù)用器可選2、4、8、16輸出，封裝尺寸都僅僅3×3毫米。

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。